Einführung in den VLSI-Entwurf

Inhaltsverzeichnis

• Die Erfindung des Transistors.
• Wieso systematisches Entwerfen ?.
• Rechnergestützter Entwurf.
• Regularität und Hierarchie.
• 1 MOS Basiszellen.
• 1.1 MOS-Transistoren.
• 1.2 CMOS Basiszellen.
• 1.3 (Pseudo) nMOS Logik.
• 1.4 Aufgaben.
• 2 Entwurfsebenen und Verhaltensmodelle.
• 2.1 Einführung.
• 2.2 Hierarchie und Entwurfsebenen.
• 2.3 ASIC.
• 3 Entwurf komplexer Schaltungen.
• 3.1 Einführung.
• 3.2 Ein Netzkalkül für integrierte Schaltungen.
• 3.3 Beispiel: Entwurf einer einfachen ALU.
• 3.4 Beispiel: Entwurf schneller Addierer.
• 3.5 Beispiel: Entwurf schneller Multiplizierer.
• 3.6 Aufgaben.
• 4 Krause Logik.
• 4.1 Problemstellung einer Ampelsteueranlage.
• 4.2 Beschreibung krauser Logik.
• 4.3 PLA-Realisierung endlicher Automaten.
• 4.4 Test von PLA’s.
• 4.5 Abänderbare PLA’s.
• 4.6 Weinberger Arrays.
• 5 Rechnergestützte Analyse.
• 5.1 Einführung.
• 5.2 Strukturanalyse.
• 5.3 Verhaltensanalyse.
• 6 Rechnergestützte Synthese in Semi-Custom Systemen.
• 6.1 Plazierung bei Gate-Arrays und Standardzellen.
• 6.2 Globales Verdrahten bei Standardzellen und Gate-Arrays.
• 6.3 Plazierung im Makrozellen- und Sea-of-Gates Konzept.
• 6.4 Globales Verdrahten bei Makrozellen und Sea-of-Gates.
• 6.5 Lokales Verdrahten.
• 7 Syntheseverfahren bei logisch topologischen Netzen.
• 7.1 Datenstrukturen für logisch topologische Netze.
• 7.2 Generierung der Stromversorgung.
• 7.3 Schichtzuweisung an die Verbindungswege.
• 7.4 Lokale Plazierung und Verdrahtung.
• 8 Ausnutzung der Hierarchie.
• 8.1 Hierarchische Verfahren.
• 8.2 Eine hierarchische Darstellung.
• 8.3 Kontextfreie bottom-up Verfahren.
• 8.4 Kontextsensitive bottom-up Verfahren.
• 8.5 Verfeinernde Verfahren.
• 8.6 Über die Güte hierarchischer Verfahren.
• 8.7 Weitere Beispiele hierarchischer Verfahren.
• 8.8 Aufgaben.
• Literatur.